Sensores de Imagen Inteligentes en Tecnologías CMOS-3D "wstack" de Chips Apilados

Este proyecto tiene como objetivo el diseño, prototipado y caracterización de una nueva arquitectura de sensor de imágenes CMOS inteligente de ultra-alta sensibilidad capaz de simultanear la adquisición de imágenes 2-D, mapas de intensidades, con imágenes 3-D, profundidad de las imágenes.

Para el diseóo de dicho sensor se considerarán distintas aproximaciones que incluyen el estudio de dispositivos sensores tipo SPAD (Single Photon Avalanche Diode), y se abordará de forma sistemática la incorporación de inteligencia en sensores de imagen 3-D. Se trata de conseguir tanto la adaptación de la respuesta a la imagen captada como el procesamiento y la extracción in-situ de la información contenida en las imágenes. Usamos para ello tecnologías CMOS tipo 3D-WSTACK, consistentes en un apilamiento de obleas de semiconductor "wafers" interconectados verticalmente. Estas tecnologías definen la última frontera de la microelectrónica y permiten resolver los cuellos de botella observados en los actuales productos de visión de ANAFOCUS.

Junto con la utilización de estas tecnologías apiladas, la propuesta aborda la problemática de la limitada resolución espacial de los sensores inteligentes de estado-del-arte, incluyendo los sensores diseñados previamente por el equipo y empleados en aplicaciones industriales. Este problema lo afrontamos recurriendo al uso de soluciones arquitecturales heterogéneas, tanto en la dirección horizontal (en cada "wafer") como en la vertical (a lo largo del apilamiento de obleas). En estas soluciones arquitecturales las estructuras de procesamiento se distribuyen por el sensor con una escala diferente a la de los píxeles de sensado propiamente dichos, y se asignan dinámicamente en base a la identificación de puntos salientes y características principales de las imágenes que son evaluadas "on-line" por el propio sensor.

Retos tecnológicos

Los retos del Proyecto se vinculan a la concepción y el diseño de sistemas (compuestos por sensores, circuitos de procesamiento y circuitos de salida). Están por tanto plenamente alineados con las tendencias de las Tecnologías de Información y las Comunicaciones y la Microelectrónica formulados en el "International Technology Roadmap for Semiconductors (ITRS)" y en la "Multi Annual Strategic Plan & Research Agenda of the Association for European Nanoelectronic Activities". Estas agendas estratégicas, y la propia Comisión Europea en su VII Programa Marco, apuntan hacia:

  • La necesidad de poner el énfasis en el desarrollo de sistemas inteligentes ("Smart systems")
  • La necesidad de concebir nuevas arquitecturas que obtengan el máximo rendimiento de las tecnologías micro-electrónicas, en particular enriqueciendo las tecnologías estándar ("More Moore"), que se usan típicamente para hacer procesadores, con funcionalidades adicionales ("More than Moore"), que doten a los procesadores de capacidades de sensado y actuación.

Estas dos problemáticas son abordados en este Proyecto, donde nos proponemos dar un salto cualitativo en las competencias técnicas de la OPI y la PYME y generar nuevos activos industriales para esta última mediante el uso de tecnologías 3D-WSTACK-IC y abordando el diseño de sensores capaces de captar imágenes 3-D. En particular perseguimos:

  • La concepción y el desarrollo de sensores con capacidad de sensar tanto intensidades luminosas (esto es, imágenes 2-D), como mapas de profundidades (esto es, imágenes 3-D). El reto último es combinar ambas modalidades en un mismo dispositivo sensor, lo que supondría un avance muy significativo del estado del arte, tanto al nivel científico-técnico como de aplicación industrial.
  • La incorporación de niveles avanzados de inteligencia en sensores de imagen CMOS. En el Proyecto nos planteamos avanzar un paso más en el camino ya recorrido por el consorcio PYME-OPI. En particular concebiremos arquitecturas que combinen inteligencia con alta resolución espacial e inteligencia en sensores 3-D; un campo aún inexplorado tanto a nivel científico (I+D) como a nivel industrial (D+i).
  • La concepción y el prototipado de arquitecturas, tanto para imágenes 2-D como 3-D, que sean compatibles con las nuevas tecnologías de integraciín tri-dimensional (3D-WSTACK-IC), en particular con las que emplean múltiples "wafers" interconectados mediante TSV ("Through Silicon Vias"). Es relevante mencionar que el equipo proponente tiene también una experiencia única en este campo pues ha estado trabajando durante los 3 últimos años con el "MIT-Lincoln Lab" en un Proyecto (VISCUBE) financiado por la "Office-of-Naval-Research-USA" y por DARPA-USA que ha permitido a los componentes del grupo acceder y usar de forma muy temprana tecnologías de integración 3Dwstack-IC.
Última actualización: Mar 09, 2013